Инженери за валидиране на ASIC/FPGA

Обхват:

• Планиране, спецификация на валидирането и среда за валидиране (създаване / адаптация / поддръжка)
• Създаване и изпълнение на тестови случаи

Изисквания:

• Опит във валидиране на FPGA/ASIC на най-високо ниво
• Отлични умения в SystemVerilog и UVM
• Опит в емулация
• Силни умения в C и VHDL
• Опитен в хардуерен дизайн / систематизация
• Добри умения в работа с UNIX и/или Linux

Желателно:

• Отлични умения в няколко стандартни интерфейса, като Ethernet, I3C, SPI, SGMII, CPRI и др.
• Отлични умения в дизайн на AMBA, AXI, AHB, APB
• Формално валидиране
• Синтез на високо ниво
• Умения за скриптове с например Python, TCL и/или Perl
• Agile